업계 최고 적층 96단 512Gbit TLC 4D 낸드 개발
72단 3D 낸드 대비 웨이퍼 당 비트 생산 1.5배
설계/공정 기술 혁신으로 읽기 및 쓰기 성능 약 30% 향상

CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 4D 낸드(이하 ‘4D 낸드’) 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시.ⓒSK하이닉스
CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 4D 낸드(이하 ‘4D 낸드’) 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시.ⓒSK하이닉스

[시사포커스 / 김용철 기자] SK하이닉스는 삼성전자와 도시바에 이어 세계 세 번째로 96단 낸드플래시 메모리 반도체 개발에 성공해 연내 양산(量産)에 들어간다.

SK하이닉스가 개발한 96단 낸드플래시 반도체는 CTF(Charge Trap Flash)와 PUC(Peri Under Cell)를 결합한 4D 낸드(이하 ‘4D 낸드’) 구조의 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시 이다. 512Gbit 낸드는 칩 하나로 64GByte(기가바이트)의 고용량 저장장치 구현이 가능한 고부가가치 제품이다.

세계 최초 타이틀을 붙인 것은 기존 방식과 다르다는 게 SK하이닉스측의 설명이다.SK하이닉스 4D 낸드는 기존 일부 업체가 플로팅 게이트(Floating Gate) 셀(Cell) 구조에 PUC를 결합한 방식과 달리, SK하이닉스를 포함한 대부분 업체가 3D 낸드에 채용 중인 CTF 셀 구조와 PUC 기술을 결합한 점이 특징이다. SK하이닉스는 특성이 우수한 CTF 기반에서는 최초로 PUC를 도입해 업계 최고 수준(Best in Class)의 성능과 생산성을 동시에 구현한 차별성을 강조하기 위해 이 제품을 ‘CTF 기반 4D 낸드플래시’로 명명했다고 밝혔다.

PUC 기술은 아파트 옥외주차장을 지하주차장으로 구조 변경해 공간효율을 극대화 하는 것처럼 데이터를 저장하는 셀 영역 하부에 셀 작동을 관장하는 주변부(Peri) 회로를 배치하는 기술이다.

◆96단 512Gbit 4D 낸드, 칩 사이즈 30% 줄고 웨이퍼 당 비트 생산 1.5배 증가

이 제품은 72단 512Gbit 3D 낸드보다 칩(Chip) 사이즈는 30% 이상 줄었고, 웨이퍼(Wafer)당 비트(bit) 생산은 1.5배 증가했다. 한 칩 내부에 플레인(Plane)을 4개 배치해 동시 처리 가능한 데이터(Data Bandwidth)를 64KByte(킬로바이트)로 2배 늘리는 등 SK하이닉스의 96단 512Gbit 4D 낸드 1개로 기존 256Gbit 3D 낸드 2개를 대체할 수 있어 원가 절감에 유리하다.

쓰기와 읽기 성능은 기존 72단 제품보다 각각 30%, 25% 향상됐다.

또한, 다중 게이트 절연막 구조와 새로운 설계 기술을 도입해 I/O(정보입출구)당 데이터 전송속도를 1,200Mbps까지 높이고, 동작전압은 1.2V(볼트)로 낮춰 전력 효율을 기존 72단 대비 150% 개선했다.

SK하이닉스 NAND마케팅 담당 김정태 상무는 “향후 개발 플랫폼이 될 CTF 기반 96단 4D 제품은 업계 최고 수준의 원가경쟁력과 성능을 동시에 갖춘 SK하이닉스 낸드플래시 사업의 이정표가 될 것”이라며 “연내 초도 양산을 시작하고, 향후 최근 준공한 M15에서도 본격 양산에 돌입해 고객 요구에 적극 대응할 것이다”고 말했다.

한편, SK하이닉스는 96단 4D 낸드와 동일한 기술을 적용한 차세대 128단 4D 낸드 제품을 동시 개발 중이며, 이를 통해 낸드플래시 사업 경쟁력을 지속적으로 강화해나갈 계획이라고 밝혔다.

SK하이닉스 직원들이 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시를 들고 있다.ⓒSK하이닉스
SK하이닉스 직원들이 96단 512Gbit(기가비트) TLC(Triple Level Cell) 낸드플래시를 들고 있다.ⓒSK하이닉스

 

 

저작권자 © 시사포커스 무단전재 및 재배포 금지